简单介绍：有了Catapult C Synthesis，硬件设计师就能大幅减少RTL的实现时间，改善设计流程的可靠性，同时将硬件缩小。Catapult C Synthesis用来帮助设计师开发下一代、运算密集型应用的ASIC和FPGA，例如无线通讯、卫星通信和视频图像处理。通过联合系统级设计和硬件设计，Catapult C Synthesis工具结合Mentor Graphics的ModelSim仿真器，可为以C语言为基础的设计流程搭建基本架构.